0756-8632035
以客戶為中心
半導(dǎo)體測(cè)試貫穿設(shè)計(jì)、生產(chǎn)過程的核心環(huán)節(jié)。半導(dǎo)體測(cè)試就是通過測(cè)量半導(dǎo)體的輸出響應(yīng)和預(yù)期輸出并進(jìn)行比較以確定或評(píng)估集成電路功能和性能的過程,其測(cè)試內(nèi)容主要為電學(xué)參數(shù)測(cè)試。一般來說,每個(gè)芯片都要經(jīng)過兩類測(cè)試:
(1)參數(shù)測(cè)試。參數(shù)測(cè)試是確定芯片管腳是否符合各種上升和下降時(shí)間、建立和保持時(shí)間、高低電壓閾值和高低電流規(guī)范,包括DC(Direct Current)參數(shù)測(cè)試與AC(Alternating Current)參數(shù)測(cè)試。DC參數(shù)測(cè)試包括短路測(cè)試、開路測(cè)試、最大電流測(cè)試等。AC參數(shù)測(cè)試包括傳輸延遲測(cè)試、建立和保持時(shí)間測(cè)試、功能速度測(cè)試等。這些測(cè)試通常都是與工藝相關(guān)的。CMOS輸出電壓測(cè)量不需要負(fù)載,而TTL器件則需要電流負(fù)載。
(2)功能測(cè)試。功能測(cè)試決定芯片的內(nèi)部數(shù)字邏輯和模擬子系統(tǒng)的行為是否符合期望。這些測(cè)試由輸入適量和相應(yīng)的響應(yīng)構(gòu)成。他們通過測(cè)試芯片內(nèi)部節(jié)點(diǎn)來檢查一個(gè)驗(yàn)證過的設(shè)計(jì)是否正產(chǎn)工作。功能測(cè)試對(duì)邏輯電路的典型故障有很高的覆蓋率。
測(cè)試成本與測(cè)試時(shí)間成正比,而測(cè)試時(shí)間取決于測(cè)試行為,包括低速的參數(shù)測(cè)試和高速的矢量測(cè)試(功能測(cè)試)。其中參數(shù)測(cè)試的時(shí)間與管腳的數(shù)目成比例,適量測(cè)試的時(shí)間依賴于矢量的數(shù)目和時(shí)鐘頻率。測(cè)試的成本主要是功能測(cè)試。
半導(dǎo)體測(cè)試貫穿設(shè)計(jì)、制造、封裝、應(yīng)用全過程。從最初形成滿足特定功能需求的芯片設(shè)計(jì),經(jīng)過晶圓制造、封裝環(huán)節(jié),在最終形成合格產(chǎn)品前,需要檢測(cè)產(chǎn)品是否符合各種規(guī)范。按生產(chǎn)流程分類。半導(dǎo)體測(cè)試可以按生產(chǎn)流程可以分為三類:驗(yàn)證測(cè)試、晶圓測(cè)試測(cè)試、封裝檢測(cè)。
(1) 驗(yàn)證測(cè)試:又稱實(shí)驗(yàn)室測(cè)試或特性測(cè)試,是在器件進(jìn)入量產(chǎn)之前驗(yàn)證設(shè)計(jì)是否正確,需要進(jìn)行功能測(cè)試和全面的AC/DC。特性測(cè)試確定器件工作參數(shù)的范圍。通常測(cè)試最壞情況,因?yàn)樗绕骄闆r更容易評(píng)估,并且通過此類測(cè)試的器件將會(huì)在其他任何條件下工作。
(2) 晶圓測(cè)試:每一塊加加工完成后的芯片都需要進(jìn)行晶圓測(cè)試,他沒有特性測(cè)試全面,但必須判定芯片是否符合設(shè)計(jì)的質(zhì)量和需求。測(cè)試矢量需要高的故障覆蓋率,但不需要覆蓋所有的功能和數(shù)據(jù)類型。晶圓測(cè)試主要考慮的是測(cè)試成本,需要測(cè)試時(shí)間最小,只做通過/不通過的判決。
(3) 封裝檢測(cè):是在封裝完成后的測(cè)試。根據(jù)具體情況,這個(gè)測(cè)試內(nèi)容可以與生產(chǎn)測(cè)試相似,或者比生產(chǎn)測(cè)試更全面一些,甚至可以在特定的應(yīng)用系統(tǒng)中測(cè)試。封裝測(cè)試最重要的目標(biāo)就是避免將有缺陷的器件放入系統(tǒng)之中。晶圓測(cè)試又稱前道測(cè)試、“Circuit porbing”(即CP測(cè)試)、“Wafer porbing”或者“Die sort”。
晶圓測(cè)試大致分為兩個(gè)步驟:
①單晶硅棒經(jīng)標(biāo)準(zhǔn)制程制作的晶圓,在芯片之間的劃片道上會(huì)有預(yù)設(shè)的測(cè)試結(jié)構(gòu)圖,在首層金屬刻蝕完成后,對(duì)測(cè)試結(jié)構(gòu)圖進(jìn)行晶圓可靠性參數(shù)測(cè)試(WAT)來監(jiān)控晶圓制作工藝是否穩(wěn)定,對(duì)不合格的芯片進(jìn)行墨點(diǎn)標(biāo)記,得到芯片和微電子測(cè)試結(jié)構(gòu)的統(tǒng)計(jì)量;
②晶圓制作完成后,針對(duì)制作工藝合格的晶圓再進(jìn)行CP測(cè)試(Circuit Probing),通過完成晶圓上芯片的電參數(shù)測(cè)試,反饋芯片設(shè)計(jì)環(huán)節(jié)的信息。完成晶圓測(cè)試后,合格產(chǎn)品才會(huì)進(jìn)入切片和封裝步驟。